在使用 Calibre PEX 提取寄生参数时，通常使用的 Extraction Type 有两种：Transistor Level 与 Gate Level。

Gate Level

在 Gate Level（门级）抽取中，电路被表示为逻辑门的集合，门级抽取提供了对逻辑结构的相对高层次的视图，但它没有考虑电路（IP Cell）内部的详细结构。因此，在 Gate Level 下进行抽取，Calibre PEX 会考虑逻辑门之间的连接和布局，但不会提供晶体管级别的详细信息。

Gate Level 抽取在常被用于数字电路设计的早期阶段进行设计和验证电路。

Transistor Level

Transistor Level（晶体管级）抽取是一种更低的抽象级别，其中电路的建模涉及到晶体管级别的详细描述，包括晶体管的连接、布局和尺寸等细节。因此，在 Transistor Level 下进行抽取，PEX 会考虑到晶体管的连接、尺寸等更为详细的信息。

最近用的

最近在抽取 PEX 时，由于没有电容 IP，所以抽的多了点：

使用 Gate Level 抽取，则只会抽取 IP Cell 外的连线、布局所产生的寄生参数，之后与 IP Cell 所提供的寄生参数进行叠加，产生 calibreview。

使用 Transistor Level 抽取，则会抽取 IP Cell 内的寄生参数，对电容来讲，可能会造成电容重复抽取的问题（极板上的寄生抽取了一遍，与 IP Cell 提供的叠加了一遍）。